Theo kế hoạch trong khung chương trình đào tạo của khóa học "Thiết kế hệ thống số và Thực hành trên KIT-FPGA" thì chiều thứ 5 tuần này (06/11/2014), trung tâm CEE sẽ tổ chức seminar giao lưu học thuật số 2 với mục đích giúp các bạn sinh viên mở rộng thêm sự hiểu biết trong lĩnh vực thiết kế hệ thống số trên nền FPGA. Buổi seminar số 2 sẽ trình bày nội dung về:
“Thiết kế và đánh giá công suất tiêu thụ của AES IP-core trong hệ thống bảo mật”
Vậy thay mặt trung tâm mình thân mời tất cả các bạn học viên hiện đang theo học trong khóa cùng toàn thể các bạn sinh viên quan tâm và yêu thích lĩnh vực này hãy cùng đến tham dự.
- Thời gian: đúng vào lúc 17h30 chiều thứ 5 tuần này (06/11/2014)
- Địa điểm: phòng 702, trường Đại học Duy Tân (địa chỉ K7/25 Quang Trung, Hải Châu, Tp. Đà Nẵng)
Đây là cơ hội rất tốt để các bạn trau dồi thêm kiến thức chuyên ngành nên mình rất mong mọi người đến đông đủ và đúng giờ. Chúc các bạn luôn vui khỏe và học tập thật tốt.
P/s: các bạn có thể chuẩn bị một số nội dung câu hỏi xoay quanh chủ đề trên để chúng ta cùng thảo luận!